From sitkarev на komitex.ru Fri Nov 16 19:53:22 2012 From: sitkarev на komitex.ru (Grigoriy A. Sitkarev) Date: Fri, 16 Nov 2012 18:53:22 +0300 Subject: [P&AM Lab] =?utf-8?b?0JLQstC10LTQtdC90LjQtSDQsiBWSERM?= Message-ID: <50A66172.6080703@komitex.ru> Всех приветствую. На субботу мы планируем прочитать небольшую лекцию с демонстрацией примеров по моделированию цифровых схем средствами VHDL. Если всё пойдёт гладко, то мы успеем рассмотреть такие понятия как entity, architecture, разберёмся с процессами, пакетами, научимся писать свои функции и процедуры. Если позволит время, я расскажу про пакеты IEEE std_logic_1164 и numeric_std. Планируем где-то на 16.00 мероприятие. Желательно иметь свою машину с установленными GHDL и GtkWave. В конце занятий рассмотрим литературу, где с VHDL можно ознакомиться подробнее. До встречи. -- Г.А. From sitkarev на komitex.ru Thu Nov 22 09:44:34 2012 From: sitkarev на komitex.ru (Grigoriy A. Sitkarev) Date: Thu, 22 Nov 2012 08:44:34 +0300 Subject: [P&AM Lab] =?utf-8?b?VkhETCBWR0Eg0LrQvtC90YLRgNC+0LvQu9C10YAsIDI0?= =?utf-8?b?LdC1INC90L7Rj9Cx0YDRjw==?= Message-ID: <50ADBBC2.5040707@komitex.ru> Приветствую всех! Есть предложение в субботу тем кто изучает VHDL и FPGA собраться немного пораньше, в 14.00. Мы попробуем написать и просимулировать несложный VGA-контроллер для режима 640x480 на 60Hz. Желательно до субботы немного почитать про VGA и про то, как осуществляется вертикальная и горизонтальная синхронизация в этом стандарте. Мы также рассмотрим методы отладки, с упором на обработку текста. До скорой встречи, -- Г.А. From lonely.ruyk на mail.ru Thu Nov 22 09:53:51 2012 From: lonely.ruyk на mail.ru (=?UTF-8?B?0JHQvtGA0LjRgSDQm9C40L/QuNC9?=) Date: Thu, 22 Nov 2012 09:53:51 +0400 Subject: [P&AM Lab] =?utf-8?b?VkhETCBWR0Eg0LrQvtC90YLRgNC+0LvQu9C10YAsIDI0?= =?utf-8?b?LdC1INC90L7Rj9Cx0YDRjw==?= In-Reply-To: <50ADBBC2.5040707@komitex.ru> References: <50ADBBC2.5040707@komitex.ru> Message-ID: <1353563631.15771442@f374.mail.ru> Было бы здорово но не все могут. У меня пары. Кстати скиньте пожалуйста исходник,который был написан в прошлую субботу. Thu 22 Nov 2012 08:44:34 от "Grigoriy A. Sitkarev" : > > > > >Приветствую всех! > > Есть предложение в субботу тем кто изучает VHDL и FPGA собраться немного > пораньше, в 14.00. Мы попробуем написать и просимулировать несложный > VGA-контроллер для режима 640x480 на 60Hz. Желательно до субботы немного > почитать про VGA и про то, как осуществляется вертикальная и > горизонтальная синхронизация в этом стандарте. > > Мы также рассмотрим методы отладки, с упором на обработку текста. > > До скорой встречи, > -- > Г.А. > > > _______________________________________________ > Lab mailing list >Lab на wiki.syktsu.ru >http://wiki.syktsu.ru/cgi-bin/mailman/listinfo/lab > ----------- следущая часть ----------- Вложение в формате HTML было извлечено… URL: From sitkarev на komitex.ru Thu Nov 22 10:01:51 2012 From: sitkarev на komitex.ru (Grigoriy A. Sitkarev) Date: Thu, 22 Nov 2012 09:01:51 +0300 Subject: [P&AM Lab] =?utf-8?b?VkhETCBWR0Eg0LrQvtC90YLRgNC+0LvQu9C10YAsIDI0?= =?utf-8?b?LdC1INC90L7Rj9Cx0YDRjw==?= In-Reply-To: <1353563631.15771442@f374.mail.ru> References: <50ADBBC2.5040707@komitex.ru> <1353563631.15771442@f374.mail.ru> Message-ID: <50ADBFCF.407@komitex.ru> Приветствую. В каком-то мультфильме, кажется, была такая фраза ?не могут же все?. Исходник вложил, смотрите, изучайте. Если будут вопросы -- пишите в рассылку. Мы планируем переезд серверов на другой домен, и для разборок с FPGA и VHDL мы сделаем другой список рассылки, но пока это всё в общей куче будет лабораторской. Сегодня из Avnet пришло подтверждение отправки, я думаю, что через месяц или раньше у нас уже будет отладочная плата Xilinx Spartan 3AN. Мы сможем все эти дизайны уже синтезировать их проприетарными средствами и переносить на FPGA. Удачных экспериментов. -- Г.А. 22.11.2012 08:53, Борис Липин пишет: > > Было бы здорово но не все могут. У меня пары. > Кстати скиньте пожалуйста исходник,который был написан в прошлую субботу. > ----------- следущая часть ----------- A non-text attachment was scrubbed... Name: board.vhdl Type: text/x-vhdl Size: 3842 bytes Desc: отсутствует URL: From sitkarev на komitex.ru Sun Nov 25 17:22:24 2012 From: sitkarev на komitex.ru (Grigoriy A. Sitkarev) Date: Sun, 25 Nov 2012 16:22:24 +0300 Subject: [P&AM Lab] =?utf-8?b?VkhETCBWR0Eg0LrQvtC90YLRgNC+0LvQu9C10YAsIDI0?= =?utf-8?b?LdC1INC90L7Rj9Cx0YDRjw==?= In-Reply-To: <50ADBBC2.5040707@komitex.ru> References: <50ADBBC2.5040707@komitex.ru> Message-ID: <50B21B90.1090505@komitex.ru> Приветствую всех! Вот мой вариант контроллера синхронизации VGA, который я делал сам, до нашего занятия. Постарайтесь написать свой, не подглядывая в этот исходный текст. Скрипт filter я поправил, во-первых, надо было заткнуть stderr у bc, так как он ругался при приёме SIGINT после нажатия Ctrl+C, во-вторых, доделал масштабирование значения времени в выводе report из ghdl. На занятиях я почему-то, моделируя комбинаторную схему, оставил там в списке чувствительности сигнал clock. Хотя сам точно помню, что сказал ?его там быть не должно?. Этот момент я опишу лаконично. Когда мы моделируем процессом комбинаторную схему, т.е. схему, выходы которой зависят только от её входов, то: а) этот процесс активизируется один раз всегда в начале симуляции; б) а после этого процесс активизируется только в том случае, если изменилось значение или не наступило событие хотя бы на одном из сигналов, перечисленных в списке чувствительности. Такой подход позволяет точно симулировать поведение комбинаторной схемы. Если вы захотите поиграться с исходником, то стоит убрать комментарии в нужных местах и наблюдать за сообщениями из симулятора. Можно в gtkwave понаблюдать формы сигналов синхронизации и значения координат луча. Успехов! -- Г.А. 22.11.2012 08:44, Grigoriy A. Sitkarev пишет: > Приветствую всех! > > Есть предложение в субботу тем кто изучает VHDL и FPGA собраться немного > пораньше, в 14.00. Мы попробуем написать и просимулировать несложный > VGA-контроллер для режима 640x480 на 60Hz. Желательно до субботы немного > почитать про VGA и про то, как осуществляется вертикальная и > горизонтальная синхронизация в этом стандарте. > > Мы также рассмотрим методы отладки, с упором на обработку текста. > > До скорой встречи, > -- > Г.А. > ----------- следущая часть ----------- An embedded and charset-unspecified text was scrubbed... Name: filter URL: ----------- следущая часть ----------- A non-text attachment was scrubbed... Name: vga.vhdl Type: text/x-vhdl Size: 7202 bytes Desc: отсутствует URL: From sitkarev на komitex.ru Thu Nov 29 16:31:16 2012 From: sitkarev на komitex.ru (Grigoriy A. Sitkarev) Date: Thu, 29 Nov 2012 15:31:16 +0300 Subject: [P&AM Lab] =?utf-8?b?VkhETCBGSUZPINCx0YPRhNC10YAsIDEt0LUg0LTQtdC6?= =?utf-8?b?0LDQsdGA0Y8=?= Message-ID: <50B75594.6080505@komitex.ru> Приветствую всех! Есть предложение в субботу собраться ещё пораньше на час, прямо в 13.00, и разойтись уже ближе к 18.00. Хочется взяться за задачу поинтереснее и посложнее, чем VGA синхронизация, написать и отладить FIFO буфер. Мы бы могли ещё посмотреть, что есть в vim для удобства разработки на VHDL. Я кое-что приделал в свой .vimrc и бюрократии стало значительно меньше. Нужно сделать акценты на поведение самой схемы с привязкой к тактам сигнала синхронизации. Мы бы обсудили методологию описания на VHDL синтезируемых RTL-описаний с помощью двух процессов: комбинаторного и регистрового. Мне кажется, что на FIFO как раз очень хорошо это можно осуществить. Есть возражения? -- Г.А.